

**Wydział Fizyki, Astronomii i Informatyki Stosowanej
Uniwersytetu Mikołaja Kopernika**

Pracownia układów programowalnych

Ćwiczenie 3

**Projekt i implementacja nadajnika transmisji szeregowej w strukturze układu
programowalnego FPGA Spartan2
(RS232, Spartan2, Maszyna stanów)**

Cel ćwiczenia

Nabycie umiejętności w programowaniu układu FPGA Spartan2 i zestawu laboratoryjnego DS-BD-2SLC przy pomocy narzędzia programistycznego ISE9.1, oraz wykorzystanie maszyny stanów do realizacji nadajnika transmisji szeregowej.

Zagadnienia do przygotowania

Transmisja szeregowo danych RS232. (zasada działania, rodzaje prędkości, poziomy napięcie).
Zastosowanie maszyny stanów oraz sposoby realizacji.
Sposób wykorzystania operatora &.

Przebieg ćwiczenia

1. Przeanalizować projekt nadajnika transmisji szeregowej [1]. W skład projektu wchodzi następujące pliki – transmitter.vhd, synchronizer.vhd, freq_div.vhd i rs232_send.vhd. Pierwszy z plików odpowiedzialny jest za wysłanie znaku (maszyna stanów), drugi wyznacza moment w którym ma zostać wysłana ramka (stan niski sygnału send_valid), trzeci zapewnia odpowiednią prędkość transmisji (odpowiednio podzielony sygnał zegarowy) natomiast czwarty jest głównym plikiem projektu. Pliki dostarczone do ćwiczenia: rs232_send.vhd, freq_div.vhd (*nie jest dostarczany w przypadku 60-cio godzinnych grup ćwiczeniowych*), synchronizer.vhd. Plik do samodzielnego zrealizowania: transmitter.vhd.
2. (*punkt obowiązkowy dla 60-cio godzinnych grup ćwiczeniowych*) Zrealizować układ dzielnika częstotliwości mającego na celu zapewnić prędkość transmisji równą 9600 bodów. Wykorzystać generator umieszczony na płycie prototypowej o częstotliwości 25 Mhz. Sprawdzić poprawność wykonania projektu wykorzystując do tego celu narzędzie ISE Simulator będące integralną częścią oprogramowania ISE9.1.
3. Korzystając z pliku schemat.pdf zaprojektować maszynę stanów odpowiedzialną za wysyłanie znaku (transmitter.vhd). Maszyna stanów zmienia swój stan w momencie wystąpienia narastającego zbocza sygnału clk9600 w zależności od bieżącego stanu procesu i aktualnego stanu wejść. Reset maszyny stanów odbywa się niskim poziomem sygnału rst. Niski poziom sygnału send_valid rozpoczyna transmisję znaku [3]. Przeprowadzić symulację logiczną zrealizowanego projektu.
4. Otworzyć plik główny projektu (rs232_send) i dokonać mapowania komponentów zgodnie z załączonym plikiem schemat.pdf. Niech młodszym półbajtem transmitowanej danej będzie wartość odczytana z przełączników typu dip umieszczonych na płycie zestawu laboratoryjnego DS-BD-2SLC [3]. Przeprowadzić odpowiednie mapowanie pinów. W tym celu należy dołączyć do projektu plik rs232_send.ucf. Przetestować nadajnik za pomocą programu HyperTerminal.

Literatura

- [1] Schemat blokowy układu nadajnika transmisji szeregowej (schemat.pdf).
 - [2] Interfejsy sprzętowe komputerów PC, Michael Gook, Wydawnictwo Helion, 2005.
 - [3] Opis zestawu laboratoryjnego DS-BD-2SLC z układem Spartan2 (Spartan2_UsersGuide.pdf).
- UWAGA**, pozycje literaturowe [1] oraz [3] dostępne są w postaci elektronicznej (pliki PDF).